第 1 页 对双核A64的简介 (本文共3页)
记得X2 3800+价格刚开始低于A64 3800+的时候，我就在ISSO发帖问大家，如果是你，你是买X2还是买A64？当时的答案众说纷纭，但是我的决心就在那时候立下了：砸锅卖铁上X2!
几个月过去，X2终于就这样的摆在了我的桌上。不可否认，掏钱买下它的那一刹那，我的内心在无比激动的同时也有一丝丝的疑问：它真的能带来革命性的进步么？
安上它的过程比想象中简单很多，装好U之后的第一次启动，XP就认出了U，而且自动认出了ACPI Multiprocessor PC,重启之后，任务管理器里面就出现了2个U的记录，计算机属性里面也出现了Athlon64 X2的文字。
在上面的截图中大家可以看到，我已经将U OC到2.67G，在这里我不得不提一点警告：诸位以后如果OC双核心的A64的话，一定要小心谨慎，尤其要注意散热！！！我一个朋友的X2 3800+已经因为OC过度，变成单核心的了（其中一个核心坏了）这大概是因为双核心中的两个核心的极限频率是有差别的而导致的恶果。
很多知道AMD K8系列发展历史的人都知道，其实K8平台在设计的时候，就为多CPU并行工作做了很多的优化（内置Memory Controller、HTT互连、矩阵交换等等），也正是这些先进的特性使K8进入了AMD可以说在此之前从未能染指的高端X86指令集服务器领域和大型运算集群领域。在桌面的双核领域，K8的先进设计能否给它带来相对于Intel的PentiumD的优势呢？首先让我们来看一下两者的架构图。
奔腾D
粗看，我们很难发现什么不同，但是这两张图里面的区别可以说在性能上判了PentiumD的死刑--------先天缺陷无法弥补！
精通硬件基础知识的人往往知道，一般的运算中L1和L2Cache里面的数据命中率往往在90%以上（也就是说CPU在90%以上的时间里面直接在Cache里面取数据）而双核心的U里面比单核心的U里面缓存管理上多了一个问题：怎样保证两侧的缓存同步？
在这点上AMD和Intel采用了截然不同的两套方案：AMD通过设计一套内部交换电路在CPU里面解决了这个问题（而且将这个问题的解决放在内存控制器之前）根据已知的K8的微架构图（如图）其中红色框框住的部分就是在双核心中扮演同步缓存数据的电路，它在单核心的A64中就已经存在。
而相反，Intel没有在PentiumD的核心内部设计这样一套电路，Intel将同步缓存的重任交给了北桥芯片和前端总线。这带来的缺点是显而易见的：数据刷新经过CPU0-----北桥-----CPU1这样的过程，毫无疑问将比CPU0-----内部交换电路-----CPU1带来更多的延迟。数据的交换十分频繁，耗费的带宽是非常巨大的，这无疑将给PentiumD原本已经不是很富裕的前端总线资源带来更大的压力，而A64方面，K8架构将原有的前端总线概念彻底打破，MC和HTT都不参与到这个交换中来，没有被无辜占用的带宽。
|
